Утюг в кармане

Совершенствование радиаторов в смартфонах при одновременном увеличении вычислительной мощности процессора и периферии неизбежно ведет к повышению выделения тепла устройством. Параллельная работа над повышением запаса энергии аккумуляторов приводит к тому, что этот "утюг" скоро начнёт обжигать руки, если не предусмотреть принципиально иной перспективы развития схемотехнических решений и аппаратной платформы в целом. Ниже предложено несколько вариантов развития, которые в популярной форме объясняют, что нас ждёт в скором будущем.

О фундаментальных пределах энергоэффективности и перспективах их преодоления.

Наиболее действенным способом снижения динамической энергии переключения остаётся уменьшение напряжения питания, однако на пути такого масштабирования существуют фундаментальные физические пределы. Теоретический анализ, выполненный Суонсоном и Майндлом ещё в 1972 году, показал, что для простейшего КМОП-инвертора минимальное напряжение питания, при котором сохраняется различие логических состояний, может составлять около 8kT/q, что при комнатной температуре соответствует примерно 200 милливольтам. Однако это значение получено для идеализированных длинноканальных транзисторов и не учитывает многих факторов реального производства. На практике, особенно в современных короткоканальных технологических процессах, минимальное рабочее напряжение оказывается значительно выше — порядка 250–350 милливольт.
Режим работы схемы при напряжениях питания, близких к пороговому, получил название околопороговых вычислений. Данный подход обещает значительный выигрыш в энергоэффективности благодаря квадратичной зависимости динамической энергии от напряжения питания. Однако у этого метода есть серьёзные недостатки. При снижении напряжения питания до околопороговых значений резко возрастает чувствительность схемы к технологическим, температурным и вариациям напряжения. Это связано с тем, что задержка распространения сигнала начинает экспоненциально зависеть от разности между напряжением питания и пороговым напряжением. Любые незначительные флуктуации параметров транзисторов, неизбежные в процессе изготовления, приводят к катастрофическому разбросу задержек.

В традиционных синхронных схемах эта проблема решается закладкой консервативных временны;х запасов, рассчитанных на наихудший случай. Такой подход ведёт к неоправданному увеличению общего времени выполнения операций и, как следствие, к росту накопленной статической энергии утечки. Таким образом, синхронный околопороговый режим сталкивается с фундаментальным противоречием: стремление снизить динамическую энергию вступает в конфликт с необходимостью подавлять утечки и поддерживать приемлемую производительность.
Выход из этого противоречия предлагается искать в отказе от глобального тактового сигнала. Самосинхронизирующиеся, или асинхронные, схемы используют локальное квитирование между соседними логическими блоками вместо единого для всего кристалла тактового сигнала. Это означает, что функциональная корректность работы схемы обеспечивается не соблюдением жёстких временны;х ограничений, а самим фактом получения подтверждения о завершении предыдущей операции. Как следствие, асинхронная схема автоматически адаптируется к текущим технологическим, температурным и напряженческим условиям. При увеличении задержки из-за низкого напряжения или повышенной температуры квитирование просто занимает больше времени, но логическая корректность не нарушается.
Интересным решением среди асинхронных является квази-нечувствительная к задержкам логика. Одной из её реализаций является логика с нулевым соглашением, в которой используется двухпроводное кодирование логических сигналов. Это позволяет однозначно детектировать момент завершения вычислений и обеспечивает высокую надёжность. Дальнейшим развитием этого направления стала многопороговая логика с нулевым соглашением, объединяющая преимущества асинхронного подхода с техникой отключения питания. В таких схемах используются транзисторы с разными пороговыми напряжениями: быстрые, но «шумящие» транзисторы с низким порогом для выполнения полезной работы, и транзисторы с высоким порогом для изоляции логических блоков в периоды бездействия. Это позволяет сохранять высокое быстродействие в активном режиме и минимизировать токи утечки в режиме ожидания.

Третьим компонентом предлагаемого решения является адаптивное управление напряжением подложки. Этот метод позволяет динамически изменять пороговое напряжение транзистора после его изготовления путём подачи смещения на подложку. При обратном смещении пороговое напряжение увеличивается, что снижает токи утечки, но уменьшает быстродействие. Прямое смещение, напротив, понижает пороговое напряжение, повышая производительность ценой роста утечек. Возможность пост-силиконной настройки порогового напряжения открывает широкие возможности для компенсации технологических разбросов и температурных дрейфов. Например, в работе Чжао с соавторами был представлен тестовый чип, реализующий алгоритм шифрования AES по 65-нанометровой технологии. Применение предложенной ими техники подложечного смещения позволило достичь увеличения пропускной способности в 1,65 раза по сравнению с базовым проектом без смещения и обеспечило надёжную работу в широком диапазоне напряжений от 0,5 до 1,2 вольта.
Идея данного исследования заключается в синергетическом объединении трёх описанных подходов. Каждый из них в отдельности имеет ограничения, но вместе они способны взаимно компенсировать недостатки друг друга.

Околопороговые вычисления обеспечивают квадратичное снижение динамической энергии, но страдают от высокой чувствительности к вариациям. Асинхронная самосинхронизирующаяся логика как раз и устраняет эту чувствительность, автоматически подстраиваясь под любые изменения задержек и делая излишними консервативные временны;е запасы. Более того, применение многопороговой логики с нулевым соглашением дополнительно снижает статическую энергию утечки, которая в околопороговом режиме становится особенно значимой.

Адаптивное управление подложкой, в свою очередь, решает две задачи. Во-первых, оно позволяет компенсировать систематические технологические вариации, которые могут приводить к недопустимому разбросу пороговых напряжений между различными блоками одного кристалла. Во-вторых, оно даёт возможность динамически переключать режим работы схемы: при низкой вычислительной нагрузке можно использовать обратное смещение для минимизации утечек, а при пиковых нагрузках — прямое смещение для повышения производительности. Наконец, управление подложкой эффективно компенсирует температурный дрейф порогового напряжения, который в околопороговой области может вызывать значительные изменения характеристик.
Следует отметить, что эффективность адаптивного управления подложкой зависит от используемой технологической платформы. Наиболее полно потенциал этого метода раскрывается в полностью обеднённых кремний-на-изоляторе структурах, где возможно эффективное управление потенциалом обратного затвора. В классических объёмных КМОП-структурах возможности подложечного смещения ограничены, а в FinFET-транзисторах эффект подложки практически отсутствует, что требует поиска обходных путей, таких как раздельное смещение цепей питания.

Реализация предложенной архитектуры предполагает создание специализированных библиотек стандартных ячеек, включающих логические элементы с двухпроводным кодированием и выведенными отдельными выводами подложки для каждого блока. Также требуется разработка распределённой системы датчиков температуры и контроллера, который на основе их показаний и информации о текущей нагрузке будет формировать управляющие сигналы для генераторов напряжений смещения подложки. Важно подчеркнуть, что само управляющее устройство также потребляет энергию, поэтому накладные расходы на его работу должны быть минимизированы. Исследования в этой области показывают, что при грамотном проектировании накладные расходы на управление подложкой могут быть снижены примерно до 14 процентов от общего энергопотребления системы, а общий выигрыш в энергии может достигать 30–35 процентов.

Количественная оценка эффективности предлагаемого подхода требует построения аналитической модели. Полная энергия, потребляемая схемой за один такт (или за один цикл квитирования), складывается из динамической составляющей, статической составляющей и накладных расходов на управление подложкой. Динамическая энергия убывает пропорционально квадрату напряжения питания, в то время как статическая энергия, определяемая токами утечки и временем выполнения операции, может даже возрастать при чрезмерном снижении напряжения из-за увеличения задержки. Существование этого оптимума означает, что для каждого конкретного технологического процесса и архитектурного решения существует своё оптимальное напряжение питания, минимизирующее суммарное энергопотребление.

Экспериментальные данные, хотя и полученные на более ранних технологических нормах, подтверждают принципиальную работоспособность такого комбинированного подхода. Так, в работе, посвящённой анализу и улучшению квази-нечувствительных к задержкам асинхронных схем в подпороговом режиме, было показано, что регулировка порогового напряжения через подложечное смещение позволяет достичь минимального энергопотребления при заданных требованиях к быстродействию. В другой работе, где сравнивались синхронная и асинхронная реализации фильтра с конечной импульсной характеристикой, асинхронная архитектура показала снижение потребляемой мощности до 61 процента. Эти результаты, хотя и не идентичны предлагаемой в данной статье тройственной комбинации методов, служат косвенным подтверждением её потенциала.

Помимо очевидных преимуществ, предложенный подход имеет ряд ограничений, которые необходимо учитывать. Во-первых, проектирование и верификация асинхронных схем сложнее, чем синхронных, и требует специализированного инструментария, который пока не столь широко распространён. Во-вторых, использование прямого смещения подложки для повышения производительности может ускорять деградационные процессы в транзисторах, такие как нестабильность порога под действием смещения и инжекция горячих носителей, что сокращает срок службы устройства. В-третьих, как уже упоминалось, эффективность подложечного смещения снижается в самых передовых технологических процессах, что требует поиска альтернативных методов регулировки порогового напряжения.
Направления дальнейших исследований включают экспериментальную верификацию предложенной архитектуры на тестовом кристалле, разработку и оптимизацию библиотек стандартных ячеек, а также создание эффективных методов автоматизированного синтеза и верификации асинхронных околопороговых схем с поддержкой управления подложкой. Перспективным представляется также изучение возможности интеграции предложенного подхода с энергонезависимыми запоминающими устройствами для создания полностью автономных вычислительных систем.

В заключение следует подчеркнуть, что синергетическое объединение околопороговых вычислений, адаптивного управления подложкой и самосинхронизирующейся логики является логически обоснованным и многообещающим направлением для создания энергоэффективных вычислительных систем следующего поколения. Предложенный подход позволяет не только суммировать преимущества каждого из методов, но и взаимно компенсировать их недостатки, открывая путь к преодолению фундаментальных ограничений, присущих традиционной синхронной цифровой схемотехнике. Представленные в работе концептуальные решения могут быть положены в основу разработки энергоэффективной электроники для носимых устройств, систем интернета вещей и других приложений с жёсткими энергетическими ограничениями.